Computer Forum
Intel Clearwater Forest CPU (Bild © Intel/Tencent)
Der Diamond Rapids Xeon 7 nutzt die Panther Cove-X-Architektur und unterstützt eine maximale Konfiguration von 256 P-Kernen. Im Gegensatz zu früheren Versionen, die auf Simultaneous Multithreading setzten, verfügt diese Architektur bei der 256-Kern-Variante über 256 Threads. Die Speicher- und Cache-Spezifikationen sind auf Cloud-Workloads mit hoher Dichte ausgelegt. Der Prozessor verfügt über einen gemeinsamen Last-Level-Cache (LLC) von 1,28 GB, wobei pro Basistile 320 MB zugewiesen sind. Das Speichersubsystem besteht aus 16 Kanälen, die RDIMM-Geschwindigkeiten von bis zu 8.000 MT/s und MRDIMM-Geschwindigkeiten von bis zu 12.800 MT/s unterstützen und über eine einheitliche Speicherstruktur eine maximale Speicherbandbreite von 1,6 TB/s bereitstellen.
Intel Diamond Rapids HotChips 26 (Bild © Intel/Tencent)
Fertigungsprozess und physikalische Integration
Diese CPU markiert den ersten Einsatz der 18A-P-Prozesstechnologie für Intel-Rechenzentrumsprodukte. Der Chip nutzt ein disaggregiertes Kachel-Design:
- Rechenkacheln: Hergestellt unter Verwendung des 18A-P-Knotens.
- I/O-Kachel: Hergestellt unter Verwendung des Intel-3-Prozesses.
Die Integration dieser Komponenten erfolgt durch Foveros Direct 3D-Hybridbonding. Um der erhöhten Wärmeabgabe mit maximaler TDP von 650 W gerecht zu werden, hat Intel einen neuen Heatspreader und ein überarbeitetes Pin-Layout eingeführt. Der Prozessor wird den LGA-9324-Sockel nutzen, der als „Oak Stream“ bekannt ist.
KI-Beschleunigung und Konnektivität
Der Xeon 7 wurde für KI-Infrastrukturen entwickelt und integriert AMX- sowie AVX-10.2-Erweiterungen, um die Token-Verarbeitung und die Inferenzleistung zu optimieren. Diese Erweiterungen ermöglichen es der CPU, kleinere KI-Großsprachenmodelle (LLMs) mit einer Effizienz zu verarbeiten, die sich der von diskreten GPUs annähert, indem ungenutzte CPU-Ressourcen genutzt werden. In Bezug auf die Konnektivität bietet die Plattform 128 PCIe-Gen6-Lanes und unterstützt CXL 3.0, wodurch eine Hochgeschwindigkeitskommunikation zwischen der CPU, den Beschleunigern und den Speicher-Arrays gewährleistet wird.
Xeon 7 Spezifikationen vs EPYC
Die Diamond-Rapids-Produktreihe betritt einen Markt, der bereits von der EPYC-9006-Venice-Serie von AMD geprägt ist. Die auf der Zen-6-Architektur basierenden Venice-CPUs sollen 2026 auf den Markt kommen und damit dem Xeon 7 vorausgehen. Ein technischer Vergleich ergibt folgende Spezifikationen:
| Funktionsübersicht | Intel Diamond Rapids vs. AMD EPYC Venice |
|---|---|
| Max. Kerne | Intel Diamond Rapids: 256 P-Kerne (Panther Cove-X) AMD EPYC Venice: 256 (Zen 6C) / 96 (Zen 6) |
| Max. Threads | Intel Diamond Rapids: 256 AMD EPYC Venice: 512 (Zen 6C) / 192 (Zen 6) |
| L3-Cache | Intel Diamond Rapids: 1,28 GB AMD EPYC Venice: 1024 MB (Zen 6C) / 384 MB (Zen 6) |
| Speicherkanäle | Intel Diamond Rapids: 16 AMD EPYC Venice: 16 (SP7) / 8 (SP8) |
| Maximale Speichergeschwindigkeit | Intel Diamond Rapids: 12.800 MT/s (MRDIMM) AMD EPYC Venice: 12.800 MT/s (MRDIMM) |
| Prozessknoten | Intel Diamond Rapids: 18A-P (Compute) / Intel 3 (IO) AMD EPYC Venice: N2/N2P (Compute) / N3 (IO) |
| Sockel | Intel Diamond Rapids: LGA 9324 AMD EPYC Venice: SP7 / SP8 |
| Max. TDP | Intel Diamond Rapids: 650 W AMD EPYC Venice: 600 W (SP7) |
| PCIe-Version | Intel Diamond Rapids: Gen6 + CXL 3.0 AMD EPYC Venice: Gen6 + CXL 3.1 |
| Voraussichtlicher Markteintritt | Intel Diamond Rapids: 2027 AMD EPYC Venice: 2026 |
Interne Prognosen deuten darauf hin, dass Intel möglicherweise erst mit der Veröffentlichung der Coral Rapids-Produktreihe im Jahr 2028 die volle Leistungsgleichheit mit den High-End-Produkten von AMD erreichen wird.
Intel Xeon 6 Slides (Bild © Intel/Tencent)
Die Präsentation fand parallel zu Ankündigungen bezüglich der aktuellen Upgrades der Cloud-Infrastruktur von Tencent statt. Tencent stellt seine Cloud Virtual Machines (CVM) von Granite Rapids-AP Xeon 6 auf Clearwater Forest-AP Xeon 6+ um.
Daten aus diesen Bereitstellungen zeigen, dass die Xeon 6+ Clearwater Forest-CPUs über 350 gleichzeitige Sandboxes mit einer durchschnittlichen Latenz bei der Erstellung von 200 ms unterstützen, was einer 1,46-fachen Leistungssteigerung gegenüber früheren Testplattformen entspricht. Diese Infrastruktur unterstützt derzeit die Bereitstellung von über 100.000 Sandboxes innerhalb weniger Minuten. Darüber hinaus hat die AMX-Beschleunigung in diesen aktuellen Chips im Vergleich zum herkömmlichen AVX-512 eine 1,3- bis 3,4-fache Verbesserung der Inferenzleistung gezeigt.
