AMD EPYC 9006 SP7/SP8 Venice: 2-nm-Serverprozessoren, Spezifikationen und alle Informationen

2-nm-Prozess und Chiplet-Layout

Die EPYC 9006 Venice-Serie sind die ersten Hochleistungs-Rechenchips, die unter Verwendung des 2-nm-Knotens von TSMC in Serienproduktion gehen. Während die Rechen-Chiplets (CCDs) den 2-nm-Prozess nutzen, werden die I/O-Dies im 6-nm-Prozess hergestellt. Diese Umstellung ermöglicht eine um 10–15 % höhere Leistung bei gleicher Leistungsaufnahme sowie eine Senkung des Stromverbrauchs um 25–30 % bei konstanter Leistung.

Die Flaggschiff-Konfiguration umfasst rund 203 Milliarden Transistoren. AMD hat das CCD-Layout neu gestaltet; jedes dichte Zen 6c-CCD verfügt nun über 32 Kerne und 128 MB L3-Cache. Durch die Anordnung von acht dieser CCDs auf einem einzigen Gehäuse erreicht das Spitzenmodell EPYC 9996 256 Kerne und 512 Threads sowie insgesamt 1.024 MB L3-Cache pro Sockel. Modelle mit höheren Taktfrequenzen verwenden Standard-Zen-6-CCDs. Diese skalieren auf bis zu 128 Kerne und 256 Threads, wobei die Variante EPYC 9686F auf Taktfrequenzen von bis zu 5,0 GHz ausgelegt ist.

Dual-I/O-Die-Architektur und Speicherbandbreite

Eine wesentliche architektonische Änderung in der Venice-Serie ist der Wechsel von einem einzelnen I/O-Die (IOD) zu einem Dual-IOD-Design. Diese Modifikation erweitert die Datenpipeline, um 16 DDR5-Speicherkanäle zu unterstützen – eine Steigerung gegenüber den 12 Kanälen der vorherigen Turin-Generation. Die Dual-IOD-Konfiguration ermöglicht eine Speicherbandbreite von bis zu 1,6 TB/s pro Sockel. Dies wird durch Standard-DDR5-RDIMMs mit 8.000 MT/s oder MRDIMMs der zweiten Generation mit 12.800 MT/s unterstützt.

Was die Konnektivität betrifft, führt Venice PCIe Gen 6 ein. Konfigurationen mit einem Sockel bieten 128 Lanes, während Konfigurationen mit zwei Sockeln bis zu 160 Lanes bereitstellen. Obwohl aktuelle GPUs in der Regel mit PCIe Gen 5 arbeiten, stellt der Gen-6-Host mehr Lanes insgesamt für Netzwerke, Speicher und zukünftige Hardware bereit.

SP7 Sockel, Modelle und Preise

AMD hat neun SKUs für die SP7-Plattform vorgestellt. Die Preise und die Anzahl der Kerne lauten wie folgt:

• EPYC 9996: 256 Kerne, 512 Threads, 4,1 GHz Boost, 1.024 MB L3, 600 W, UVP 14.904 US-Dollar
• EPYC 9966: 192 Kerne, 384 Threads, 4,0 GHz Boost, 768 MB L3, 600 W, UVP 14.079 US-Dollar
• EPYC 9846: 168 Kerne, 336 Threads, 3,7 GHz Boost, 768 MB L3, 500 W, UVP 13.114 US-Dollar
• EPYC 9756: 128 Kerne, 256 Threads, 4,0 GHz Boost, 512 MB L3, 500 W, UVP 12.498 US-Dollar
• EPYC 9G76: 96 Kerne, 192 Threads, 4,8 GHz Boost, 384 MB L3, 500 W, UVP 11.622 US-Dollar
• EPYC 9686F: 96 Kerne, 192 Threads, 5,0 GHz Boost, 384 MB L3, 500 W, UVP 11.434 US-Dollar
• EPYC 9656: 96 Kerne, 192 Threads, 3,7 GHz Boost, 512 MB L3, 400 W, UVP UVP 9.713 US-Dollar
• EPYC 9586F: 64 Kerne, 128 Threads, 5,0 GHz Boost, 384 MB L3, 500 W, UVP 9.701 US-Dollar
• EPYC 9556: 64 Kerne, 128 Threads, 4,3 GHz Boost, 384 MB L3, 300 W, UVP 8.008 US-Dollar

Plattformvarianten und Verfügbarkeit

Die Zen-6-Architektur ist auf vier verschiedene Plattformkonfigurationen aufgeteilt:

• 1. EPYC 9006 SP7: Das Flaggschiff unter den hochdichten Optionen für die Ausführung von Agenten und als GPU-Host.
• 2. EPYC 9006X SP7: Eine Version, die 3D-V-Cache nutzt, um den L3-Cache pro Kern zu verdreifachen, und auf HPC und Simulation ausgerichtet ist.
• 3. EPYC 9006 LP: Konzipiert als KI-Host-Knoten mit 24-Kanal-LPDDR5X über SOCAMM2-Module, unterstützt bis zu 72 Kerne.
• 4. EPYC 9006 SP8: Eine Mainstream-Plattform mit dem LGA-5572-Sockel, 8 bis 128 Kernen und 8-Kanal-DDR5.

Die Auslieferung beginnt im 4. Quartal 2026 mit dem SP7. Die SP8-Plattform ist für die erste Hälfte des Jahres 2027 geplant, während die Varianten 9006X und LP in der zweiten Hälfte des Jahres 2027 auf den Markt kommen werden.

Thermische Anforderungen und Leistungsaufnahme

Das Topmodell EPYC 9996 hat eine TDP von 600 W. In einem dicht bestückten 4U-Gehäuse mit acht GPUs kann die gesamte Wärmeabgabe 6 kW pro Rack-Einheit übersteigen. Aufgrund dieser Leistungsdichte ist eine Flüssigkeitskühlung erforderlich, um thermisches Throttling zu verhindern und eine konstante Leistung unter Last aufrechtzuerhalten.

Workload-Optimierung

AMD hat die Venice-Architektur in drei funktionale Rollen unterteilt:

• Agent-Sandbox: SP7-Einheiten mit hoher Kernanzahl bewältigen die Parallelität und den Speicherzustand, die für die Koordination mehrerer autonomer Agenten erforderlich sind.
• KI-Host-Knoten: Hochfrequenzvarianten und LP-Konfigurationen nutzen PCIe Gen 6 und hohe Speicherbandbreite, um einen GPU-Engpass zu verhindern.

• Allgemeiner Einsatz: Die SP8-Plattform zielt auf Datenbank- und Anwendungsdienste ab, bei denen die Effizienz der Lizenzierung pro Kern wichtiger ist als der Spitzendurchsatz.