Chipwunder von Xiaomi? Der Xring O3 SoC mit LPDDR6-Unterstützung und fortschrittlicher Architektur gezeigt

XRing O3: Technische Daten des Flaggschiff-KI-SoC

Der XRing O3 wird im 3-nm-Verfahren hergestellt und verfügt über 24 Milliarden Transistoren auf einer Chipfläche von 133 mm². Um die Transistordichte um 5 % zu erhöhen, hat Xiaomi die „Top Channelless“-Technologie implementiert, bei der herkömmliche Stromversorgungskanäle entfallen, sodass die Komponenten dichter angeordnet werden können. Der Chip nutzt zudem eine erweiterte Bibliothek mit über 2.400 Standardzellen für eine verbesserte Effizienz.

CPU- und GPU-Leistung

Der Prozessor verfügt über eine „All-Big-Core“-Architektur, bestehend aus zehn Kernen: sechs „Super-Big-Cores“ und vier „Big-Cores“, mit maximalen Taktraten von bis zu 4,35 GHz. In Benchmark-Tests erzielte der SoC in Geekbench 6.5 Single-Core-Ergebnisse von 3.945 und Multi-Core-Ergebnisse von über 15.000. Der Stromverbrauch bei alltäglichen Arbeitslasten wurde im Vergleich zur vorherigen O1-Generation um 25 % reduziert.

Der Grafikbereich verfügt über eine 16-Kern-G2-Ultra-NX-GPU mit Unterstützung für fortschrittliches Raytracing. Die Leistungsmetriken zeigen deutliche Steigerungen:

• GFXBench Aztec Ruins (1440p): Steigerung um 94 %.
• 3DMark Steel Nomad Light: Steigerung um 85 %.
• 3DMark SolarBay Extreme (Raytracing): Steigerung um 182 %.
• **Trotz dieser Steigerungen ist die Leistungsaufnahme der GPU um 64 % gesunken. Speicher- und Latenzoptimierung

Der Xring O3 ist der erste mobile SoC, der LPDDR6-Speicher unterstützt, wodurch die Einzelkanalbreite von 16 Bit auf 24 Bit erhöht und die Bandbreite auf 113,8 GB/s gesteigert wird. Um die Latenz beim Datenzugriff auf 82 ns zu minimieren, hat Xiaomi drei spezifische Optimierungen implementiert:

• 1. Unified Fusion Bus: Ein einheitliches Protokoll für den gesamten Speicherpfad, wodurch der Konvertierungsaufwand um 75 % reduziert wird.
• 2. Physikalisches Routing: Spezielle hochlegierte Metallschichten zwischen dem SLC und dem Speichercontroller zur Verringerung der Impedanz.
• 3. Datenvorabruf: Ein System, das Speicheranforderungen initiiert und gleichzeitig in Caches niedrigerer Ebenen sucht.

Der Chip umfasst 12 MB L2-Cache, 16 MB L3-Cache und einen 16 MB großen System Level Cache (SLC).

KI-Integration und NPU-Architektur

Die für große Sprachmodelle (LLMs) entwickelte NPU liefert 200 TOPS Tensor-Rechenleistung (A8W4) und verfügt über eine Vektoreinheit mit 3,13 TFLOPS. Xiaomi hat das Quantisierungsmodell MiMo 5 eingeführt, das ein Fünf-Werte-System in Kombination mit einer verlustfreien Huffman-Hardwarekomprimierung nutzt, um den Speicherbandbreitenbedarf um 30 % zu senken, ohne die Inferenzqualität zu beeinträchtigen.

Die KI-Beschleunigung ist in alle Module integriert:

• CPU: Zwei Matrixberechnungseinheiten mit SME2-Technologie (3,5 TOPS).
• GPU: Acht NX-Neuralbeschleuniger (36 TOPS) für KI-Superauflösung und Bildinterpolation.
• ISP/DPU/ADSP: Integrierte Hardware für die Rauschunterdrückung bei Nachtaufnahmen, intelligente Auflösungsoptimierung und Audio-Echokompensation.

XRing O100: KI-Beschleuniger mit hoher Bandbreite

Der XringO100 ist ein dedizierter KI-Beschleunigungschip, der die 6-nm-3D-Wafer-Level-Stacking-Technologie nutzt. Er überwindet die Speicherbarriere durch den Einsatz von Wafer-on-Wafer-Verpackung, wobei Datenpfade vom planaren Routing auf vertikale Durchdringung umgestellt werden, um eine speichernahe Datenverarbeitung zu ermöglichen.

Zu den wichtigsten technischen Merkmalen gehören:

• Hybrid-Bonding: Ein Bondabstand von 1,4 μm, der herkömmliche Micro-Bumps überflüssig macht und so die Verbindungsdichte erhöht.
• Face-to-Face (F2F)-Struktur: Direkte Metallschichtverbindungen zwischen DRAM- und NPU-Schichten zur Minimierung des physikalischen Abstands.
• Bandbreite: Erzielung einer Gesamtbandbreite von 1,22 TB/s, was etwa 16-mal schneller ist als LPDDR5X-Speicher.
• Matrix-Bus: Ein Bus mit hoher Bandbreite, der dynamisch zwischen Ringtopologie (für Prefill) und Broadcast-Topologie (für Decode) umschaltet.

Xring D100: Prozessor für autonomes Fahren

Der Xring D100 ist ein 3-nm-Chip mit hoher Rechenleistung, der speziell für das autonome Fahren entwickelt wurde. Er verfügt über eine 20-Kern-CPU und eine 16-Kern-NPU und unterstützt bis zu 160 GB einheitlichen Speicher. Die Architektur ermöglicht den lokalen Einsatz großer Modelle mit bis zu 200 Milliarden Parametern. Der D100 wird voraussichtlich im nächsten Jahr in den kommerziellen Einsatz gehen.