JEDEC-CAMM2 Spec Bild © JEDECJEDEC-CAMM2 Spec (Bild © JEDEC)

Um größere Speicherbelegungen im KI-Maßstab zu ermöglichen, führt JEDEC eine schmalere Schnittstelle pro Chip ein. Durch die Umstellung von x16- und x24-Breiten auf x12- und x6-Subkanalmodi ermöglicht der Standard eine höhere Anzahl von Chips pro Gehäuse, wodurch die Gesamtspeicherkapazität pro Komponente und pro Kanal erhöht wird. Darüber hinaus strebt die Organisation Speicherdichten von 512 GB an, um den Anforderungen von KI-Inferenz und -Training gerecht zu werden.

Für Rechenzentrumsanwendungen wird der aktualisierte Standard eine flexible Metadaten-Ausgliederung enthalten. Diese Funktion ermöglicht es Betreibern, die Benutzerkapazität gegen den Metadatenbedarf auf der Grundlage spezifischer Zuverlässigkeitsanforderungen abzuwägen und so die Auswirkungen auf den Spitzen-Datendurchsatz zu minimieren.

LPDDR5X-SOCAMM2

Parallel zu diesen architektonischen Änderungen entwickelt JEDEC einen neuen SOCAMM2-Modulstandard auf Basis von LPDDR6. Dieses Projekt konzentriert sich auf die Beibehaltung eines kompakten und wartungsfreundlichen Modulformfaktors und bietet einen direkten Upgrade-Pfad von bestehenden LPDDR5X-SOCAMM2-Modulen.

Darüber hinaus finalisiert JEDEC einen Standard für LPDDR6 Processing-in-Memory (PIM). Diese Technologie integriert Verarbeitungsfunktionen direkt in die Speicherhardware, wodurch der Bedarf an Datenbewegungen zwischen dem Speicher und den Recheneinheiten reduziert wird. Dieser Ansatz zielt darauf ab, die Inferenzleistung zu steigern und den Energieverbrauch sowohl für Edge- als auch für Rechenzentrums-Workloads zu senken.