SK hynix und Intel entwickeln EMIB-2.5D-Packaging für HBM-Speicher

Die Hersteller arbeiten daran, dass die zukünftige HBM4-Speichermodule mit den EMIB-Standards kompatibel sind. Diese Kompatibilität ist unerlässlich, wenn KI-Chip-Designer Intel Foundry für die fortschrittliche Verpackung von Hardware der nächsten Generation wählen. EMIB funktioniert durch die Verwendung von in das Verpackungssubstrat eingebetteten Brücken, um mehrere Siliziumchips miteinander zu verbinden, und bietet so eine hochdichte Verbindung, die sich für Schnittstellen zwischen Logikchips und HBM eignet.

Bislang hat sich SK hynix hauptsächlich auf TSMC und dessen CoWoS-Verpackungstechnologie verlassen. Da CoWoS jedoch an seine physikalischen Grenzen stößt, bietet EMIB einen gangbaren Weg für die Skalierung von Chiplets. Konkret ermöglicht diese Technologie Designs, die über die Standardgrenze von 830 mm² für Silizium-Reticles hinausgehen, was größere und komplexere integrierte Gehäuse ermöglicht.

Die Arbeitsteilung in diesem Prozess ist klar. SK hynix verwaltet seine eigene Siliziumfertigung und nutzt Hybridbonding, um Siliziumschichten mithilfe von Tausenden von Through-Silicon-Vias (TSVs) zu stapeln. Trotz dieser internen Kapazitäten führt das Unternehmen die letzte Stufe der fortschrittlichen Verpackung nicht selbst durch. Der fertige KI-Beschleuniger erfordert die Kombination mehrerer gestapelter Gehäuse zu einer einzigen Einheit – ein Prozess, der zuvor von TSMC übernommen wurde und nun möglicherweise von Intel über EMIB durchgeführt wird.

Zwar steht noch kein konkreter Zeitplan für die Markteinführung fest, doch befindet sich die Partnerschaft derzeit in der Forschungs- und Entwicklungsphase. Erste Ergebnisse dieser Integrationsbemühungen werden voraussichtlich in den nächsten Quartalen vorliegen.